

INFORMATION STORAGE DEVICE AND METHOD FOR MANUFACTURING THE SAME

Publication Number: 2003-174148 (JP 2003174148 A) , June 20, 2003

Inventors:

- SHIRAIWA TOSHIAKI
- MOTOYOSHI MAKOTO

Applicants

- SONY CORP

Application Number: 2001-370904 (JP 2001370904) , December 05, 2001

International Class:

- H01L-027/105
- G11C-011/14
- G11C-011/15
- H01L-043/08

Abstract:

PROBLEM TO BE SOLVED: To provide an information storage device comprising a highly effective current magnetic field generating means which does not lower a current magnetic field which is required for data writing even when a critical current is lowered. **SOLUTION:** This information storage device comprising write word line 11, write bit line 21 which is formed across the write word line 11 keeping the predetermined interval, information memory elements 3 which are formed of ferromagnetic material sandwiching tunnel insulation layer 33 and are provided between the write word line 11 and the write bit line 21 at the intersecting areas of the write word line 11 and the write bit line 21, and anti-ferromagnetic material layers 42 formed in the side of write word line 11 of the information memory elements 31. Moreover, this information storage device is also provided with a coil 60 which is formed around the information memory elements 31 to generate a magnetic field. **COPYRIGHT:** (C)2003,JPO

JAPIO

© 2005 Japan Patent Information Organization. All rights reserved.

Dialog® File Number 347 Accession Number 7680283

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2003-174148

(P2003-174148A)

(43)公開日 平成15年6月20日(2003.6.20)

| (51)Int.Cl. ⁷ | 識別記号 | F I | テーマコード*(参考) |
|--------------------------|------|---------------|-------------|
| H 0 1 L 27/105 | | G 1 1 C 11/14 | A 5 F 0 8 3 |
| G 1 1 C 11/14 | | 11/15 | |
| 11/15 | | H 0 1 L 43/08 | Z |
| H 0 1 L 43/08 | | 27/10 | 4 4 7 |

審査請求 未請求 請求項の数3 O L (全 11 頁)

(21)出願番号 特願2001-370904(P2001-370904)

(22)出願日 平成13年12月5日(2001.12.5)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 白岩 利章

東京都品川区北品川6丁目7番35号 ソニ

ー株式会社内

(72)発明者 元吉 真

東京都品川区北品川6丁目7番35号 ソニ

ー株式会社内

(74)代理人 100086298

弁理士 船橋 國則


最終頁に続く

(54)【発明の名称】 情報記憶装置およびその製造方法

(57)【要約】

【課題】 臨界電流が低下しても書き込みの際に必要なとされる電流磁場が低下しない効率のよい電流磁場発生手段を備えた情報記憶装置を提供する。

【解決手段】 書き込みワード線11と、書き込みワード線11と所定間隔を置いて交差するように形成された書き込みビット線21と、強磁性体でトンネル絶縁層33を挟んで構成されるもので書き込みワード線11と書き込みビット線21との交差領域における書き込みワード線11と書き込みビット線21との間に設けられた情報記憶素子31と、情報記憶素子31の書き込みワード線11側に形成された反強磁性体層42とを備えた情報記憶装置であって、磁場を発生させるもので情報記憶素子31を取り巻くように形成されたコイル50を備えたものである。



【特許請求の範囲】

【請求項 1】 書き込みワード線と、

前記書き込みワード線と所定間隔を置いて交差するように形成された書き込みビット線と、
強磁性体でトンネル絶縁層を挟んで構成されるもので前記書き込みワード線と前記書き込みビット線との交差領域における前記書き込みワード線と前記書き込みビット線との間に設けられた情報記憶素子と、
前記情報記憶素子の書き込みワード線側に形成された反強磁性体層とを備えた情報記憶装置であって、
10 磁場を発生させるもので前記情報記憶素子を取り巻くように形成されたコイルを備えたことを特徴とする情報記憶装置。

【請求項 2】 前記コイルは、

前記反強磁性体層の一方の側面側に絶縁膜を介して配置された第 1 のコイル配線と、
前記書き込みビット線上方を斜めに横切るように配置されたもので一端が前記第 1 のコイル配線の一端側上方に配置された第 2 のコイル配線と、
前記第 1 のコイル配線の一端と前記第 2 のコイル配線の一端とを接続する第 1 のコンタクトと、
20 前記反強磁性体層の他方の側面側に絶縁膜を介して配置された別の第 1 のコイル配線の他端と前記第 2 のコイル配線の他端とを接続する第 2 のコンタクトとからなる巻き線部分を繰り返す状態に設けたことを特徴とする請求項 1 記載の情報記憶装置。

【請求項 3】 書き込みワード線と、

前記書き込みワード線と所定間隔を置いて交差するように形成された書き込みビット線と、
強磁性体でトンネル絶縁層を挟んで構成されるもので前記書き込みワード線と前記書き込みビット線との交差領域における前記書き込みワード線と前記書き込みビット線との間に設けられた情報記憶素子と、
前記情報記憶素子の書き込みワード線側に接続された反強磁性体層とを備える情報記憶装置の製造方法であって、
30 前記反強磁性体層を成膜した後、少なくとも前記情報記憶素子を構成するのに必要な強磁性体からなる磁化固定層とトンネル絶縁層と強磁性体からなる記憶層とを成膜する工程と、

前記記憶層から前記反強磁性体層までをバターンニングして、前記情報記憶素子の下面に接続する接続層を形成するとともに、前記接続層の一方の側面側に配置される第 1 のコイル配線を形成する工程と、
前記トンネル絶縁層までをバターンニングして情報記憶素子を形成する工程と、
前記情報記憶素子、前記接続層および第 1 のコイル配線を覆う第 1 の絶縁膜を形成する工程と、
前記情報記憶素子の上面に接続する前記書き込みビット線を形成する工程と、

前記書き込みビット線を被覆する第 2 の絶縁膜を形成する工程と、

前記第 2、第 1 の絶縁膜に前記第 1 のコイル配線の一端に接続する第 1 のコンタクトを形成するとともに、前記接続層の他方の側面側に配置された別の第 1 のコイル配線の他端に接続する第 2 のコンタクトを形成する工程と、
前記第 2 の絶縁膜上に前記第 1 のコンタクトと前記第 2 のコンタクトとを接続する第 2 のコイル配線を形成する工程とを備えたことを特徴とする情報記憶装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、磁性材料を所定の方向の磁化軸にそった状態に磁化させることにより情報を記憶させる情報記憶装置およびその製造方法に関する。

【0002】

【従来の技術】情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。

【0003】不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM (Ferroelectric Random Access Memory) などがあげられる。しかしながら、フラッシュメモリは、構造が複雑なために高集積化が困難であり、しかも、アクセス時間が100ns程度と遅いという欠点がある。一方、FRAMにおいては、書き換え可能回数が $10^{12} \sim 10^{14}$ で完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。

【0004】これらの欠点を有さない不揮発性メモリとして注目されているのが、例えば「Wang et al., IEEE Trans. Magn. 33 (1997) p4498」に記載されているような、MRAM (Magnetic Random Access Memory) もしくはMR (Magnetic resistance) メモリと呼ばれる磁気メモリであり、近年のTMR (Tunnel Magneto resistance) 材料の特性向上により注目を集めるようになってきている。

【0005】MRAMは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記憶を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に100MHzで動作可能であること

が、R.Scheuerlein et al, ISSCC Digest of Papers(Feb.2000) p128-129 で報告されている。また、GMR (Giant Magnetic resistance) 効果により高出力が得られるようになった現在では、大きく改善されてきている。

【0006】

【発明が解決しようとする課題】上述の通り、高速化・高集積化が容易という長所を有するMRAMではあるが、書き込みは、TMR素子に近接させて設けられた書き込みビット線と書き込み書き込みワード線に電流を流し、その発生磁界によって行う。TMR素子の記憶層（記憶層）の反転磁界は材料にもよるが、200e~2000eが必要であり、このときの電流は数十mAになる。これは消費電流の増大につながり、携帯機器の低消費電力化に対して大きな課題となる。また、高集積化の面からは、書き込みビット線および書き込みワード線は、リソグラフィ技術から決定される最小線幅に近いサイズが要求される。仮に、書き込みビット線幅/書き込みワード線幅が0.6μmとして、配線の膜厚を500nmとすると、3MA/cm²になり、銅配線を用いた場合（実用電流密度：0.5MA/cm²）もエレクトロマイグレーションに対する寿命は大きな課題となる。さらに微細化していくと、強誘電体の反転磁界は増加し、配線の次元も縮小しなければならないため、この配線信頼性の課題はより大きくなっていく。

【0007】また、MRAMには、構造上の本質的な課題が存在する。MRAMにおける記憶は、配線に電流を流すことによって発生する電流磁場によって記憶層の磁化を回転させることによって行っている。ところが、高集積化によって、配線が細くなるにともない、書き込み線に流すことができる臨界電流値が下がるため、得られる磁界が小さくなり、被記憶領域の保磁力を小さくせざるを得ない。これは、情報記憶装置の信頼性が低下することを意味する。

【0008】したがって、臨界電流が低下しても書き込みの際に必要とされる電流磁場が低下しない効率のよい電流磁場発生手段が求められている。

【0009】

【課題を解決するための手段】本発明は、上記課題を解決するためになされた情報記憶装置およびその製造方法である。

【0010】本発明の情報記憶装置は、書き込みワード線と、前記書き込みワード線と所定間隔を置いて交差するように形成された書き込みビット線と、強磁性体でトンネル絶縁層を挟んで構成されるもので前記書き込みワード線と前記書き込みビット線との交差領域における前記書き込みワード線と前記書き込みビット線との間に設けられた情報記憶素子と、前記情報記憶素子の書き込みワード線側に形成された反強磁性体層を含む接続層とを備えた情報記憶装置であって、磁場を発生させるもので前記情報記憶素子を取り巻くように形成されたコイルを

備えたものである。

【0011】上記情報記憶装置では、情報記憶素子を取り巻くようにコイルが形成されていることから、そのコイルによって電流磁界を発生させることが可能になる。したがって、高集積化にともない臨界電流の低下が起こったとしても、コイルによって少ない電流でより大きな電流磁界を発生させることが可能になる。

【0012】単一の配線により形成した場合、磁界の強さは直線導体からの距離をrとして、 $H = I / 2 \pi r$ (A/m)の式により、電流磁場が形成される。ここで配線をコイル状に形成することにする。ここで形成した環状コイルの半径をR、巻き数をNとすると電流磁場は、 $H = N \cdot I / 2 \pi R$ なる式で表される。本発明の情報記憶装置では、このコイル中に情報記憶素子を配置していることから、従来の1/N (Nは巻き数)の電流で同一電流磁場を得ることができる。

【0013】本発明の情報記憶装置の製造方法は、前記書き込みワード線と所定間隔を置いて交差するように形成された書き込みビット線と、強磁性体でトンネル絶縁層を挟んで構成されるもので前記書き込みワード線と前記書き込みビット線との交差領域における前記書き込みワード線と前記書き込みビット線との間に設けられた情報記憶素子と、前記情報記憶素子の書き込みワード線側に接続された反強磁性体層とを備える情報記憶装置の製造方法であって、前記反強磁性体層を成膜した後、少なくとも前記情報記憶素子を構成するのに必要な強磁性体からなる磁化固定層とトンネル絶縁層と強磁性体からなる記憶層とを成膜する工程と、前記記憶層から前記反強磁性体層までをパターニングして、前記情報記憶素子の下面に接続する接続層を形成するとともに、前記接続層の一方の側面側に配置される第1のコイル配線を形成する工程と、前記トンネル絶縁層までをパターニングして情報記憶素子を形成する工程と、前記情報記憶素子、前記接続層および第1のコイル配線を覆う第1の絶縁膜を形成する工程と、前記情報記憶素子の上面に接続する前記書き込みビット線を形成する工程と、前記書き込みビット線を被覆する第2の絶縁膜を形成する工程と、前記第2、第1の絶縁膜に前記第1のコイル配線の一端に接続する第1のコンタクトを形成するとともに、前記接続層の他方の側面側に配置された別の第1のコイル配線の他端に接続する第2のコンタクトを形成する工程と、前記第2の絶縁膜上に前記第1のコンタクトと前記第2のコンタクトとを接続する第2のコイル配線を形成する工程とを備えている。

【0014】上記情報記憶装置の製造方法では、第1のコイル配線と第2のコイル配線と第1のコンタクトと第2のコンタクトとで情報記憶素子を取り巻くようにコイルを形成することから、高集積化にともない臨界電流の低下が起こったとしても、コイルによって少ない電流でより大きな電流磁界を発生させることが可能になる。し

たがって、本発明の情報記憶装置では、このコイル中に情報記憶素子を配置するように形成することから、従来の $1/N$ (N は巻き数)の電流で同一電流磁場が得られる情報記憶装置が形成される。

【0015】

【発明の実施の形態】本発明の情報記憶装置に係る一実施の形態を、図1のメモリ部の要部を示す部分断面概略斜視図によって説明する。なお、図1では、読み出し回路部分の図示は省略した。

【0016】図示はしないが、半導体基板に読み出し回路を構成するトランジスタ素子、読み出しワード線、読み出しビット線等が形成され、それを覆う絶縁膜が形成されている。

【0017】そして、図1に示すように、絶縁膜(図示せず)上には、複数の書き込みワード線11が並列して形成されている。この書き込みワード線11と所定の間隔を置いて、書き込みビット線21(21a、21b)が同一平面にかつ上記書き込みワード線11に交差(例えば直交)するように並列に配置されている。

【0018】さらに上記書き込みワード線11と上記書き込みビット線21とが交差するそれぞれの領域には情報記録素子31(31a、31b)が配置されている。この情報記録素子31は、例えば、磁気トンネル接合素子(MTJ素子:MTJはMagnetic Tunnel Junctionの略)もしくはトンネル磁気抵抗素子(TMR素子:TM RはTunnel Magnetic Resistanceの略)で構成されている。

【0019】上記情報記憶素子31は、書き込みワード線11側より、強磁性体からなる磁化固定層32、トンネル絶縁層33、強磁性体よりなる記憶層34を順に積層した構造を有している。上記磁化固定層32は例えば、コバルト鉄(CoFe)、ニッケル鉄(NiFe)もしくはそれらの合金材料で、例えば0.5nm~5nmの厚さに形成され、上記トンネル絶縁層33は例えば酸化アルミニウム(AlO_3)で、例えば0.5nm~5nmの厚さに形成され、上記記憶層34は例えばコバルト鉄(CoFe)、ニッケル鉄(NiFe)もしくはそれらの合金材料で、例えば0.5nm~5nmの厚さに形成されている。そして、上記記憶層34は磁化容易軸という磁化方向のための好ましい軸を有するように形成されている。

【0020】上記情報記憶素子31の上記書き込みワード線11側には反強磁性体層42を含む接続層41(41a、41b)が形成されている。各接続層41は図示していない読み出し回路に接続されるコンタクト45に接続している。なお、図示はしないが、上記接続層41の書き込みワード線11側には例えば窒化チタン、タンタル、窒化タンタル等で形成されるバリア層が設けられていてもよい。上記反強磁性体層は例えば白金マンガン(PtMn)、マンガン鉄(MnFe)、ニッケルマン

ガン(NiMn)もしくはイリジウムマンガン(IrMn)で、例えば5nm~60nm程度の厚さが一般的で通常は30nmの厚さに形成されている。なおこの厚さは60nmよりも厚くてもよい。

【0021】上記接続層41(例えば以下接続層41aを基準にして説明する)の一方の側面側に絶縁膜(図示せず)を介して第1のコイル配線51(51a)が形成されている。上記書き込みビット線21(21a)上には絶縁膜(図示せず)を介してこの書き込みビット線211に接続する情報記憶素子31(31a)の上方を斜めに横切るもので一端が第1のコイル配線51(51a)の一端側上方に配置された第2のコイル配線52(52a)が形成されている。さらに上記第1のコイル配線51aの一端と上記第2のコイル配線52aの一端とを接続する第1のコンタクト61(61a)が形成されている。さらに、上記接続層41(41a)の他方の側面側に絶縁膜(図示せず)を介して配置された別の第1のコイル配線51(51b)の他端と上記第2のコイル配線52aの他端とを接続する第2のコンタクト62(62a)が形成されている。

【0022】すなわち、第1のコイル配線51(51a)と第1のコンタクト61(61a)と第2のコイル配線52(52a)と第2のコンタクト62(62a)とで情報記憶素子31(31a)を取り巻くようになっており、第1のコイル配線51と第1のコンタクト61と第2のコイル配線52と第2のコンタクト62とからなる巻き線部分を繰り返す状態に設けてコイル50が構成されている。

【0023】上記情報記憶装置1では、情報記憶素子31を取り巻くようにコイル50が形成されていることから、そのコイル50によって電流磁界を発生させることが可能になる。したがって、高集積化にともない臨界電流の低下が起ったとしても、コイル50によって少ない電流でより大きな電流磁界を発生させることが可能になる。

【0024】単一の配線により形成した場合、磁界の強さは直線導体からの距離を r として、 $H=1/2\pi r$ (A/m)の式に表されるように電流磁場が形成される。ここで配線をコイル状に形成することにする。ここで形成した環状コイルの半径を R 、巻き数を N とすると電流磁場は、 $H=N \cdot 1/2\pi R$ なる式で表される。本発明の情報記憶装置1では、各矢印で示す方向にコイル50が形成されていることにより、従来の単層配線で電流磁場を形成した場合と比較すると、 $1/N$ (N はコイルの巻き数)の電流で同等の電流磁場を形成することができる。

【0025】次に、本発明の情報記憶装置の製造方法に係る一実施の形態を、図2~図9の概略構成断面図によって説明する。なお、各図2~図9の(2)は(1)中のA-A線断面図を示し、第1~第3の絶縁膜およびゲ

ート絶縁膜の図示は省略した。

【0026】図2に示すように、半導体基板101にはPウェル領域102が形成され、このPウェル領域102にはトランジスタ形成領域103を電氣的に分離する素子分離領域104が例えばSTI(Shallow Trench Isolation)構造で形成されている。上記トランジスタ形成領域103にはNチャネル形MOSトランジスタ111が形成されている。このMOSトランジスタ111は、上記トランジスタ形成領域103上にゲート絶縁膜112を介してゲート電極113が形成され、このゲート電極113は読み出しワード線として利用されている。またゲート電極113の両側のトランジスタ形成領域103にはソース・ドレイン拡散層114、115がN型拡散層で形成されている。したがって、上記ゲート電極113下のPウェル領域102がチャネル形成領域となっている。

【0027】上記半導体基板101上には上記読み出しトランジスタ111を覆う第1の絶縁膜121が形成されている。この第1の絶縁膜121には上記ソース・ドレイン拡散層114、115に接続されるコンタクト116、117が形成されている。さらに上記第1の絶縁膜121上には上記コンタクト116、117に接続する読み出しビット線131、132が形成されている。

【0028】上記第1の絶縁膜121上には上記読み出しビット線131、132を覆う第2の絶縁膜123が形成されている。上記第2の絶縁膜123には、読み出しビット線に接続するコンタクトが形成されている。図面では、例えば読み出しビット線132に接続するコンタクト133が描かれている。さらに上記第2の絶縁膜123上には書き込みワード線11(111、112、113、114)が形成されている。この書き込みワード線11は通常に配線形成技術を用いて形成することができる。すなわち、書き込みワード線を形成する膜を形成した後、リソグラフィ技術とエッチング技術を用いて上記膜をエッチング加工して、書き込みワード線11を形成すればよい。

【0029】なお、図示はしないが、上記書き込みワード線11は、溝配線技術を用いて溝配線構造に形成することも可能である。すなわち、第2の絶縁膜123上に第3の絶縁膜125を形成する。この第3の絶縁膜125表面は平坦化しておく。次いで、リソグラフィ技術、エッチング技術等を用いてその第3の絶縁膜125に書き込みワード線を形成するための溝を形成する。そして、その溝内に書き込みワード線の材料層を埋め込んだ後、上記第3の絶縁膜125上の余剰な材料層を例えば化学的機械研磨により除去することにより、書き込みワード線11を溝配線構造に形成する。その後、第3の絶縁膜125に書き込みワード線11を被覆する絶縁膜を形成する。

【0030】次いで、上記第3の絶縁膜125に情報記

憶素子の端子となるコンタクト45を形成する。コンタクト45の形成方法としては、リソグラフィ技術とエッチバック技術とによって、第3の絶縁膜125に接続孔を形成した後、上記接続孔内に必要に応じてバリア層を形成し、その後導電体を埋め込み、コンタクト45を形成することによる。上記導電体やバリア層が第3の絶縁膜125上にも形成された場合には、第3の絶縁膜125上の余剰な導電体やバリア層を除去する。

【0031】次いで、上記第3の絶縁膜上に反強磁性体層42、強磁性体層からなる磁化固定層32、トンネル絶縁層33、強磁性体層からなる記憶層34を形成する。反強磁性体層42、磁化固定層32、トンネル絶縁層33、記憶層34は、以下のような条件で、順次、スパッタリングで真空の成膜雰囲気を維持した状態で連続的に成膜する。

【0032】次いで、図3に示すように、レジストを回転塗布法により成膜した後、露光、現像によって情報記憶素子に接続される接続層とこの接続層の一方の側面側に配置される第1のコイル配線を形成するためのレジストマスクパターン(図示せず)を形成し、それをマスクに用いて強磁性体層(記憶層34)～強磁性体層(磁化固定層)32および反強磁性体層42までのエッチングを行う。その結果、情報記憶素子を含む状態で接続層41を形成するとともに、この接続層41の一方の側面側に配置される第1のコイル配線51を形成する。このエッチングでは、例えば誘導結合型エッチング装置を用い、エッチング条件は、一例として、エッチングガスに塩素(Cl_2)を用いその流量を $60\text{ dm}^3/\text{min}$ とし、エッチング雰囲気の圧力を 0.5 Pa 、基板温度を 70°C 、上部RFパワーが 250 W 、下部RFパワーが 150 W に設定する。その後、上記レジストマスクパターンを除去する。

【0033】次いで、図4に示すように、レジストを回転塗布法により成膜した後、露光、現像によって情報記憶素子を形成するためのレジストマスクパターン(図示せず)を形成し、それをマスクに用いて強磁性体層(記憶層34)～トンネル絶縁層33までのエッチングを行って、記憶層34とトンネル絶縁層33と磁化固定層32とで情報記憶素子31を形成する。このエッチングの際、第1のコイル配線51上の強磁性体層(記憶層34)～トンネル絶縁層33も除去される。このエッチングでは、例えば誘導結合型エッチング装置を用い、エッチング条件は、一例として、エッチングガスに塩素(Cl_2)を用いその流量を $60\text{ dm}^3/\text{min}$ とし、エッチング雰囲気の圧力を 0.5 Pa 、基板温度を 70°C 、上部RFパワーを 250 W 、下部RFパワーを 150 W に設定する。その後、上記レジストマスクパターンを除去する。

【0034】次いで、図5に示すように、例えばプラズマCVD法によって、上記情報記憶素子31、接続層4

1、第1のコイル配線51等を覆う第4の絶縁膜（請求項3における第1の絶縁膜に相当）71を形成する。

【0035】上記プラズマCVD法では、バイアス－ECRプラズマCVD装置を用いた。なお、ECRは電子サイクロトロン共鳴のことであり、Electron Cyclotron Resonanceの略である。上記CVDの成膜条件は、一例として、原料ガスに例えばモノシラン（SiH₄）：流量＝60 dm³/minと酸素（O₂）：流量＝66 dm³/minとアルゴン（Ar）：流量＝100 dm³/minとを用い、成膜雰囲気圧力を0.2 Pa、マイクロ波（2.45 GHz）パワーを2000 W、RFパワーを2000 W、成膜雰囲気温度を300℃に設定する。

【0036】この成膜後、化学的機械研磨（以下、CMPという、CMPはChemical Mechanical Polishingの略）によって、上記第4の絶縁膜71表面の平坦化を行う。この際、上記情報記憶素子31の上面が露出するように研磨を行う。この研磨条件の一例としては、研磨プレーナ回転数＝20 rpm、基板支持ステージの回転数を20 rpm、研磨圧力＝500 gf/2、研磨液に例えば14 wt%のシリカ粒子を含む水酸化カリウム水溶液を用いる。

【0037】次いで、図6に示すように、情報記憶素子31の上面に接続する書き込みビット線21を形成する。この書き込みビット線21を以下の方法で形成した。上記情報記憶素子31上を含む上記第4の絶縁膜71上に、書き込みビット線を形成するための導電体膜を形成する。次いで、レジスト塗布およびリソグラフィ技術によって、書き込みビット線を形成するためのレジストマスクパターン（図示せず）を形成した後、そのレジストマスクを用いて上記導電体膜をエッチングして、上記情報記憶素子31に接続し、レイアウト的にみて上記書き込みワード線11に交差（例えば直交）する書き込みビット線21を形成する。その後、上記レジストマスクパターン（図示せず）を除去する。

【0038】次いで、図7に示すように、第4の絶縁膜71上に、上記書き込みビット線21を被覆する第2の絶縁膜（請求項3における第2の絶縁膜に相当）73を例えば500 nmの厚さに形成する。この成膜では上記第4の絶縁膜71の成膜と同様に、バイアス－ECRプラズマCVD装置を用い、成膜条件は、一例として、原料ガスに例えばモノシラン（SiH₄）：流量＝60 dm³/minと酸素（O₂）：流量＝66 dm³/minとアルゴン（Ar）：流量＝100 dm³/minとを用い、成膜雰囲気圧力を0.2 Pa、マイクロ波（2.45 GHz）パワーを2000 W、RFパワーを2000 W、成膜雰囲気温度を300℃に設定する。

【0039】次いで、CMPによって、上記第5の絶縁膜73表面の平坦化を行う。この際、上記書き込みビット線21上に所定の厚さ（例えば絶縁耐圧が確保できる

厚さ）の上記第5の絶縁膜73が残るように、研磨を行う。上記研磨条件の一例としては、前記第4の絶縁膜71の研磨と同様に、研磨プレーナ回転数＝20 rpm、基板支持ステージの回転数を20 rpm、研磨圧力＝500 gf/2、研磨液に例えば14 wt%のシリカ粒子を含む水酸化カリウム水溶液を用いる。

【0040】次いで、図8に示すように、レジスト塗布およびリソグラフィ技術によって、各第1のコイル配線51の両端に達する第1、第2の接続孔を形成するためのレジストマスクパターン（図示せず）を形成した後、そのレジストマスクを用いて上記第5、第4の絶縁膜73、71をエッチングして、上記第1のコイル配線51上の両端部に達する第1の接続孔74と第2の接続孔75とを形成する。このエッチングでは、例えば2周波並行平板型プラズマエッチング装置を用い、エッチング条件は、一例として、エッチングガスにトリフルオロメタン（CHF₃）：流量＝30 dm³/minと酸素（O₂）：流量＝9 dm³/minとアルゴン（Ar）：流量＝300 dm³/minとを用い、エッチング雰囲気圧力を5.3 Pa、基板温度を20℃、上部RFパワーを2000 W、下部RFパワーを1000 Wに設定する。その後、上記レジストマスクパターンを除去する。

【0041】次いで、図9に示すように、例えば、CVD法によって、上記第5の絶縁膜73上に上記第1、第2の接続孔74、75を埋め込むタングステン膜を形成する。次いで、CMPによって、上記第1、第2の接続孔74、75内のみに上記タングステン膜が残るように上記第5の絶縁膜73上の余剰なタングステン膜を研磨除去して、上記第1、第2の接続孔74、75内にタングステン膜からなる第1、第2のコンタクト61、62を形成する。

【0042】続いて、図9に示すように、例えばスパッタリングによって、上記第5の絶縁膜73上に第2のコイル配線52を形成するための導電体膜を例えばアルミニウムもしくは銅もしくは他の導電性材料により形成する。次いで、レジストを回転塗布法により成膜した後、露光、現像によって第2のコイル配線を形成するためのレジストマスクパターンを形成し、それをマスクに用いて上記導電体膜のエッチングを行って、第1、第2のブラグ61、62に接続するとともに、レイアウト的にみて上記書き込みビット線21を斜めに横切るように第2のコイル配線52を形成する。このようにして、第1のコイル配線51と第2のコイル配線52と第1のコンタクト61と第2のコンタクト62とで情報記憶素子31を取り巻くようにコイル50が形成される。その後、上記レジストマスクパターンを除去する。

【0043】上記情報記憶装置の製造方法では、第1のコイル配線51と第2のコイル配線52と第1のコンタクト61と第2のコンタクト62とで情報記憶素子31

を取り巻くようにコイル50が形成されることから、高集積化にともない臨界電流の低下が起こったとしても、コイル50によって少ない電流でより大きな電流磁界を発生させることが可能になる。したがって、本発明の情報記憶装置1では、このコイル50中に情報記憶素子31を配置するように形成することから、従来の $1/N$ （ N は巻き数）の電流で同一電流磁界が得られる情報記憶装置1が形成される。

【0044】

【発明の効果】以上、説明したように本発明の情報記憶装置によれば、情報記憶素子を取り巻くようにコイルが形成されているので、そのコイルによって電流磁界を発生させることができる。したがって、高集積化にともない臨界電流の低下が起こったとしても、コイルによって少ない電流でより大きな電流磁界を発生させることが可能になる。すなわち、従来の $1/N$ （ N は巻き数）の電流で従来と同様の電流磁界を得ることができる。よって、情報記憶装置の信頼性の向上が図れる。

【0045】本発明の情報記憶装置の製造方法によれば、第1のコイル配線と第2のコイル配線と第1のコンタクトと第2のコンタクトとで情報記憶素子を取り巻くようにコイルを形成するので、高集積化にともない臨界電流の低下が起こったとしても、コイルによって少ない電流でより大きな電流磁界を発生させることが可能な情報記憶装置を形成することができる。したがって、本発明の情報記憶装置の製造方法では、このコイル中に情報記憶素子を配置するように形成するので、従来の $1/N$ （ N は巻き数）の電流で従来と同様の電流磁界が得られ*

*る情報記憶装置を形成することができる。よって、信頼性の高い情報記憶装置の形成が可能になる。

【図面の簡単な説明】

【図1】本発明の情報記憶装置に係る一実施の形態を示すもので、情報記憶装置の磁気メモリ部の主要部分を示す部分断面斜視図である。

【図2】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。

【図3】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。

【図4】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。

【図5】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。

【図6】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。

【図7】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。


【図8】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。

【図9】本発明の情報記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。



【符号の説明】

1…情報記憶装置、11…書き込みワード線、21…書き込みビット線、31…情報記憶素子、32…磁化固定層、33…トンネル絶縁層、34…記憶層、41…接続層、42…反強磁性体層、50…コイル


【図1】




【図3】







【図4】






【図5】





【図9】



【図7】



【図8】



フロントページの続き

Fターム(参考) 5F083 FZ10 JA36 JA37 JA39 JA40
JA60 MA06 MA19 NA01 PR03
PR21 PR40